WOW !! MUCH LOVE ! SO WORLD PEACE !
Fond bitcoin pour l'amélioration du site: 1memzGeKS7CB3ECNkzSn2qHwxU6NZoJ8o
  Dogecoin (tips/pourboires): DCLoo9Dd4qECqpMLurdgGnaoqbftj16Nvp


Home | Publier un mémoire | Une page au hasard

Conception et simulation d'un brouilleur GSM

( Télécharger le fichier original )
par Merleau King TCHEUMTCHOUA KAMDEM
Ecole nationale supérieure polytechnique, Yaoundé - Master rercherche en systèmes de télécommunications numériques 2010
Dans la categorie: Informatique et Télécommunications
  

précédent sommaire suivant

Soutenons La Quadrature du Net !

1. Organigramme de fonctionnement du brouilleur

La figure 24 déroule chronologiquement le concept qui régit la mise en oeuvre de notre brouilleur.

Figure 24 : organigramme de fonctionnement du brouilleur

Ce dernier scrute toute la plage GSM du lien montant en attente d'une éventuelle requête émanant d'un mobile dans la zone à contrôler. Le dispositif essaye de détecter sur chaque fréquence, une activité se traduisant par une demande de canal initié par un mobile. Si une activité est effectivement détectée et la fréquence courante nouvellement prise en compte, celle-ci est aussitôt enregistrée si le nombre maximal de fréquences pouvant potentiellement faire l'objet du brouillage n'est pas atteint (auquel cas l'on passerait à la fréquence suivante en attendant de libérer de l'espace mémoire). Aussitôt que la fréquence est enregistrée, le dispositif établit une synchronisation temporelle du TS et active ensuite le brouillage sur le lien descendant correspondant en cas de décèlement d'une communication non autorisée. Cette opération est effectuée indépendamment du balayage perpétuel du brouilleur.

Si par contre aucune activité n'est détectée sur une fréquence qui avait été précédemment enregistrée, alors le système arrête le brouillage sur cette fréquence et l'efface ensuite de sa mémoire.

Les blocs évoqués dans cette description fonctionnelle du brouilleur, sont mis en exergue sur la figure 25.

Figure 25 : schéma bloc de fonctionnement du brouilleur

Chacun de ces modules fera l'objet d'un développement précis sur la méthode qui a favorisé son développement.

1.1. Détection d'activité sur une fréquence

Ce bloc permet de donner une suite au traitement des données reçues du mobile (fermeture de l'interrupteur de la figure 25) uniquement en cas d'activité soupçonnée par le bloc de recherche du canal et de mesure des niveaux de champ.

1.1.1. Recherche d'un canal ou d'une fréquence

Les signaux relayés par l'antenne du brouilleur sont analogiques et se trouvent dans la bande de la liaison montante GSM (890-915 MHz). Un premier filtrage à onde de surface est appliqué à l'entrée de ce bloc, en vue de fortement atténuer les signaux en dehors de cette bande. Le signal reçu est ensuite multiplié par un vobulateur de fréquence GSM dont le principe de fonctionnement est fondé sur la PLL (Phase Locked Loop).

Principe de fonctionnement d'une PLL[10]

La boucle à verrouillage de phase ou Phase Locked Loop (invention française datant de 1932) est un oscillateur qui fournir en sortie un signal ayant la stabilité d'un quartz de référence, mais avec un choix de fréquences quasi illimité. Ce signal en sortie, généralement sinusoïdal ou carré, a sa fréquence instantanée asservie à celle de l'entrée.

La PLL est donc un asservissement de fréquence ou de phase dont la structure interne est la suivante :

Figure 26 : structure d'une PLL[10]

En l'absence de signal injecté à l'entrée de la boucle, ou si la fréquence du signal injecté est en dehors de la plage de fonctionnement du VCO, la boucle est dite non verrouillée et la fréquence en sortie de la boucle est égale à la fréquence centrale du VCO. Une boucle non verrouillée n'a aucun intérêt.

Si on injecte dans la boucle un signal de fréquence fe voisine de fo(plage de capture), le système évolue selon un régime transitoire complexe à étudier pour aboutir au bout d'un temps lié aux caractéristiques du filtre passe-bas et allant de la microseconde à la milliseconde à une situation stable caractérisée par les points suivants :

· fréquence en sortie rigoureusement égale à la fréquence d'entrée fe= fs

· signaux d'entrée ve(t) et de sortie vs(t) déphasés d'un angle ö

· tension u(t) variable et dont la forme dépend de ö

· tension v(t) continue et égale à la valeur moyenne de u(t)

On dit alors que la boucle est verrouillée.

Une fois que la boucle est verrouillée ou accrochée, la fréquence d'entrée peut varier dans une certaine plage sans que cette boucle ne décroche. C'est la plage normale de fonctionnement de la PLL ou plage de verrouillage caractérisée par l'égalité des fréquences d'entrée et de sortie. Si la fréquence d'entrée sort de la plage de verrouillage, la boucle décroche et on revient à la situation d'une boucle non verrouillée. La figure 27 représente les plages de verrouillage et de capture d'une PLL.

Figure 27 : plage de verrouillage et de capture d'une PLL[10]

On remarquera que la plage de capture dépend du filtre en sortie du comparateur de phase tandis que la plage de verrouillage ne dépend que du VCO (Voltage Controlled Output).

Architecture du synthétiseur de fréquence

Le synthétiseur de fréquence est conçu pour fonctionner suivant la norme GSM, dans ce cas d'étude. Autant, il sera sollicité en entrée du système pour le balayage automatique des signaux, autant la fréquence d'émission du brouilleur en sera tributaire. D'après les formules (2.1) et (2.2), les fréquences GSM(en uplink comme en downlink) suivent une loi de variation linéaire en fonction des canaux mis à disposition par la norme. Ainsi, à chaque fréquence peut être associé un numéro de canal qui est un entier. Le synthétiseur de fréquence doit permettre de reconstituer cette variation en s'appuyant sur une architecture approprié. En outre, dans le souci de rendre souple la démodulation en aval de la détection d'une activité sur une fréquence, la plupart des mobiles GSM utilise une fréquence intermédiaire de 400MHz. Le brouilleur étant appelé à fonctionner suivant le même régime, il n'est pas exempt à cette règle. Les synthétiseurs de fréquences en entrée et en sortie du dispositif doivent translater de 400MHz (en plus ou en moins) leur plages de fonctionnement respectives, tout en conservant l'aspect linéaire de leur variation par rapport au numéro du canal. Nous choisissons d'utiliser une PLL dont le schéma fonctionnel est le suivant ;

Figure 28 : synthétiseur de fréquence.

Il est attendu du synthétiseur de fréquence 2 aspects fondamentaux.

· Stabilité : tout système asservi et à contre réaction négative nécessite d'avoir un gain en boucle ouverte permettant de garantir une stabilité pertinente du système, qu'on attribue généralement au paramètre phase margin. La boucle sera d'autant plus stable que la marge de phase sera proche de 45°, laquelle dépend de l'ordre du filtre (figure 29).

Figure 29 : filtre d'ordre 3

· Performance : la latence tolérable en GSM est de 15ìs. Le vobulateur, lors d'un changement de fréquence, doit accrocher la boucle pendant cette durée, dans le pire des cas. Au régime permanent, la fréquence en sortie de l'oscillateur, s'exprime comme suit :

(3.1)

représente la valeur du compteur de la boucle rétroactive

M représente le facteur par lequel sera divisée la fréquence du quartz.

Avec les contraintes de démodulation, les plages de génération des fréquences que nous exploitons pour les raisons évoquées précédemment, sont données par (3.2) et (3.3) respectivement pour la liaison montante et la liaison descendante.

Fu (n)=1290 + 0.2 x n avec 1 = n = 124 (3.2)

Fd (n)=1335 + 0.2 x n avec 1 = n = 124 (3.3)

Cette loi linéaire peut être réalisée à partir de la formule (3.1) lorsqu'on tient compte du caractère variable du paramètre N (piloter par un microcontrôleur). Pour ce faire, nous choisissons comme valeurs de référence :

Pour les liens montant et descendant respectivement.

Chaque fois que le microcontrôleur incrémentera, par pas de 1, la valeur de N, la fréquence adjacente à celle courante sera sélectionnée. La fréquence d'incrémentation de la valeur du compteur N correspond à la fréquence d'une trame; garantissant ainsi que chaque fréquence sera scrutée pendant 4,615ms toutes les (4,615ms+15ìs)*124 = 0,572 s.

Dans le circuit de réception, la recherche du canal pourra donc être modélisée comme sur la figure 30 et permettra ainsi d'envisager la détection d'une activité proprement dite sur une fréquence quelconque.

Figure 30 : circuit de recherche du canal

précédent sommaire suivant

Soutenons La Quadrature du Net !





Soutenons La Quadrature du Net !