WOW !! MUCH LOVE ! SO WORLD PEACE !
Fond bitcoin pour l'amélioration du site: 1memzGeKS7CB3ECNkzSn2qHwxU6NZoJ8o
  Dogecoin (tips/pourboires): DCLoo9Dd4qECqpMLurdgGnaoqbftj16Nvp


Home | Publier un mémoire | Une page au hasard

 > 

Implantation d'algorithme de filtrage numérique sur FPGA(réseau de portes programmables)


par Mohamed Bendada
Université Ferhat Abbas de Sétif Algérie - Master électronique  2010
  

précédent sommaire suivant

Introduction
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·1


·
·
·
·

Chapitre I : Langage de Description Matériel VHDL

I.1- 2

Introduction
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·

I.2- Historique
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·2

I.3- Défini2

I.3.1- 3

Avantage
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·..
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·

I.4- Les principes du langage VH

3

I.4.1- Déclaration des bibliothèques 3

I.4.2- L'entrée de la boite noire : entit
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·.
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·4 I.4.2- Le fonctionnement interne : Architecture
·
·
·
·
·
·
·
·
·..
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·5

1- Description structur

6

2- Description comportementale
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·

·
·6

3- Description de flot de données (fonctionnelle)
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
6

I.5- Les instructions du langage
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·7
I.5.1- Les instructions concurrentes
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·

·
·7

1- Affectations concurrentes de signaux
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·7

a- Affectation sm

7

b- Affectation conditionnelle du type »WHEN condition ELSE »
·
·
·
·
·
·
·
7

c- Affectation sélective de type « WHITH signal SELECT »
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·..
8

2- Proces

8

3- L'instr ct

1

GENERATE

1- Les instructions 1

test«~«~«~«~«~«~«~«~«~«~«~«~«~«~..«~«~«~«~«~«~«~«~«~«~«~ «~ .

2- L'instruction « if....then....else....end if«~«~«~«~«~«~..«~«~«~«~«~«~«~«~«~.«~«~«~.1

3- L'instruction « case....when....end case »«~«~«~«~«~«~..«~«~«~«~«~«~«~..«~«~«~.. 1

4- Boucle

«

1

»

I.6- Le langage VHDL dans le flot de conception ~~~~~~ ~~~~~~~~.~~~ 1

I.6.1- Le logiciel de Modelsim dans le flot de synthèse«~«~«~«~«~«~ «~«~«~«~«~. 1

I.7- Modélisation des FP

1

I.7.1- Les circ

1

FPGA«~«~«~«~«~«~«~«~«~«~«~..«~«~«~«~«~«~«~«~«~«~«~«~«~«~«~«~..«~«~«~

I.7.2- Structure des FP

1

I.7.3- Les ressources de FP

1

a- Cellules d'entrées sor

1

b- Blocs logiques ou éléments logiques «~«~«~«~«~..«~«~«~«~«~«~«~«~«~«~.«~«~«~«~.1

c- Reseaux d'interconnexions ~~~~~.~~~~~~~~~~~~~~~~~~~ ~ 1

I.8- Conclusion ~~~~~~~~~~~~~~~~~ ~~~~~~~~~~~~~~~ 1

précédent sommaire suivant