WOW !! MUCH LOVE ! SO WORLD PEACE !
Fond bitcoin pour l'amélioration du site: 1memzGeKS7CB3ECNkzSn2qHwxU6NZoJ8o
  Dogecoin (tips/pourboires): DCLoo9Dd4qECqpMLurdgGnaoqbftj16Nvp


Home | Publier un mémoire | Une page au hasard

 > 

Mise en oeuvre de l'auto-reconfiguration partielle et dynamique sur FPGA Xilinx Virtex-II pro


par Guy WASSI
Université Pierre et Marie Curie (Paris VI Jussieu) - Master informatique industrielle et systèmes automatisés 2005
  

précédent sommaire suivant

Bitcoin is a swarm of cyber hornets serving the goddess of wisdom, feeding on the fire of truth, exponentially growing ever smarter, faster, and stronger behind a wall of encrypted energy

3.2 Principe de l'Auto-Reconfiguration partielle et dynamique

3.2.1 De la reconfiguration partielle

Sur la Figure 23 , le design Top1 est constitué de 3 modules (Module 1, Module 2 et Module 3). Reconfigurer partiellement ce design revient à le faire passer de Top1 à un nouveau design Top2 (resp. Top3) par remplacement du Module 3 par le Module 3' (resp. Module 3'') conçu à dessein pour occuper le même espace physique sur le FPGA et utiliser les mêmes entrées/sorties. L'exemple de la figure 13 , ou le module « Control » est remplacé par le module « Video out » par reconfiguration partielle du FPGA l'illustre bien.

Figure 23 : Passage d'un Top à un autre par reconfiguration partielle (remplacement du module 3).

 

Ainsi, soit un FPGA pouvant contenir i modules sur des emplacements Ei de sa surface. Soit j le nombre de designs pouvant occuper le même emplacement Ei. En supposant que tous les modules soient reconfigurables (ce qui n'est pas possible dans le cas de l'autoreconfiguration car le module chargé de reconfigurer partiellement doit être fixe pour assurer l'intégrité du circuit entre deux configurations), on peut facilement déduire qu'on a i x j scénarii possibles de fonctionnement. Dans le cas de la figure 23, les modules 1 et 2 sont fixes et le

module 3 reconfigurable : il ya donc 3 scenarii possibles (Top1, Top2, Top3) pour 3 designs différents du module 3 (Module 3, Modules 3' et Module 3»).

3.2.2 De l'auto-reconfiguration dynamique

Nous entendons ici par Auto-reconfiguration le fait que le processeur PPC405 integré au FPGA puisse partiellement reconfigurer celui-ci. En effet, on peut également dire que le FPGA s'auto-reconfigure partiellement. C'est effectivement le cas si on utilise un FPGA avec un processeur soft core (Microblaze par exemple). Ayant adopté une conception modulaire, il est également clair que le module contenant le processeur et ses périphériques et chargé de la reconfiguration partielle est fixe (non-reconfigurable).

La reconfiguration dynamique suppose que la reconfiguration d'un bloc ou d'un module n'altère pas le fonctionnement du reste de la puce. L'auto-reconfiguration est donc intrinsèquement une reconfiguration dynamique.

précédent sommaire suivant






Bitcoin is a swarm of cyber hornets serving the goddess of wisdom, feeding on the fire of truth, exponentially growing ever smarter, faster, and stronger behind a wall of encrypted energy