WOW !! MUCH LOVE ! SO WORLD PEACE !
Fond bitcoin pour l'amélioration du site: 1memzGeKS7CB3ECNkzSn2qHwxU6NZoJ8o
  Dogecoin (tips/pourboires): DCLoo9Dd4qECqpMLurdgGnaoqbftj16Nvp


Home | Publier un mémoire | Une page au hasard

 > 

Mise en oeuvre de l'auto-reconfiguration partielle et dynamique sur FPGA Xilinx Virtex-II pro


par Guy WASSI
Université Pierre et Marie Curie (Paris VI Jussieu) - Master informatique industrielle et systèmes automatisés 2005
  

précédent sommaire suivant

Bitcoin is a swarm of cyber hornets serving the goddess of wisdom, feeding on the fire of truth, exponentially growing ever smarter, faster, and stronger behind a wall of encrypted energy

4.3.2 Utiliser XMS (Xilinx Memory File System), le système de fichier de Xilinx

Dans notre application, nous stockons les bitstreams partiels par écriture direct des mots en mémoire SRAM a des adresses précises. Ceci nous impose un contrôle stricte des adresses de début et de fin des bitstreams en mémoire. Utiliser le système de fichiers fournis par Xilinx (XilMFS) nous apporterait une souplesse dans le traitement des bitstreams. Ce système permettrait de créer/supprimer des fichiers de stockage de bitstreamns en SRAM et de les lire/écrire avec des instructions faciles.

4.3.3 Implémenter l'interface Ethernet

Utiliser un port Ethernet plutôt qu'une liaison UART pour transférer les bitstreams de reconfiguration des modules en mémoire SRAM embarquée accélérerait considérablement la vitesse de transfert.

Ainsi nous avons implémenté et testé l'interface de connexion Ethernet. Cet IP est fourni par
Xilinx avec comme exemple d'application un serveur Web tournant sur le processeur intégré

PPC405. Cette application rend tout a fait envisageable de charger via le réseau Ethernet des fichiers bitstreams pour la reconfiguration de modules.

4.3.4 OS Temps réels pour la gestion de la ressource FPGA

Ce travail peut être un pas vers la mise en oeuvre d'un OS temps réel dédié a la gestion de ressources reconfigurables de type FPGA. Ce type d'OS, à la manière d'un ordonnanceur dans un OS classique, gérerait l'attribution de la ressource FPGA à plusieurs taches, dans un contexte temps reel. En effet aujourd'hui on parle de plus en plus de nouvelles méthodologies pour la conception des SOCs intégrant des coeurs de processeurs, des IPs de communications et de la ressource reconfigurable (figure 29). La gestion efficiente de la partie reconfigurable dynamiquement reste une problématique entière. La résoudre passe par la mise en oeuvre des plate-formes comme la notre qui contribuerait la mise en oeuvre de cet OS.

précédent sommaire suivant






Bitcoin is a swarm of cyber hornets serving the goddess of wisdom, feeding on the fire of truth, exponentially growing ever smarter, faster, and stronger behind a wall of encrypted energy